第 11 章　DMA 数据传送原理及 DMA 控制器 8237A

11.1　DMA 数据传送的基本原理及电路组成

11.1.1　DMA 数据传送的基本原理

DMA（Direct Memory Access）的字面意思是存储器直接访问，具体含义是实现外设与存储器之间，或存储器与存储器之间的数据块直接传送。因为在 DMA 技术产生之前外设与存储器之间或存储器与存储器之间，数据的传送必须通过 CPU 控制和中转，即外设数据先读入 CPU 再由 CPU 写入存储器，或反之。当传送大量连续的数据时（例如磁盘数据），CPU 对数据的中转将影响数据的传送速度。为此设想在那些进行大容量成块数据传送的外设与存储器之间建立一条直接快捷的数据通道，提高数据的传送速度。这就是 DMA 的目标。

由于 DMA 机理的出发点是要在大数据量外设与存储器交换数据时取代 CPU 的传统角色，由自己来控制外设与存储器的数据交换。而数据的传送又必须通过与 CPU 共享系统总线进行。因此需要有一个 DMA 控制器在 DMA 数据传送过程中行使对微机系统总线的控制（产生存储器地址信号及存储器与外设的读写控制信号）。为了满足系统总线控制权的唯一性，当 DMA 控制器欲行使对系统总线控制权时，CPU 必须让出对系统总线的控制权。这一过程可以结合 PC 微机的电路实现原理加以说明。图 11-1 为原理电路。

注：图中的隔离驱动组件包括地址锁存器，数据收发器以及总线控制器中对系统总线的输出端口。



图 11.1　CPU 与 DMA 控制器对系统总线的共享

1. 在普通情况下 CPU 将行使对系统总线的掌控权（CPUAEN 有效），此时 DMA 控制器对系统总线的输出被隔离部件所阻断（通过 DMAAEN 信号无效）。DMA 控制器只能被动的接受 CPU 对其进行的设置或读取其状态值。
2. 当外设 A 欲与存储器交换数据时会向 DMA 控制器发出数据请求信号 DREQ（Data

REQuest）。

3. DMA 控制器收到 DREQ 信号后再向系统总线仲裁器发出系统总线请求信号 HRQ。

4. 系统总线仲裁器在 CPU 的 LOCK 信号无效情况下（LOCK 信号无效的条件是：CPU 没有执行带 LOCK 前缀的指令；没有 INTA 有效信号；S1，S0 = 11）将响应 HRQ 信号，并进行系统总线控制权的转换，然后向 DMA 控制器回送 HLDA 应答信号。系统总线控制权的转换具体包含两方面的操作。

1）产生 DMAWAIT 有效信号并转送 CPU 的 READY 引脚，使 CPU 进入等待周期。

2）产生 CPUAEN 无效信号（隔离 CPU 与系统总线）和 DMAAEN 有效信号（开通 DMA 控制器与系统总线的联系）。

5. DMA 控制器接管系统总线控制权，并向外设 A 发出请求应答信号 DRQA。然后实现外设与存储器的数据交换。

11.1.2　DMA 控制器的特点

DMA 控制器的特点是，它既是一个具有系统总线控制能力的主控部件，又是一个工作方式必须由 CPU 进行设置的受控部件。

1. 当 DMA 控制器开始接管系统总线并进行 DMA 数据传输之前，它是一个受控部件（只能从系统总线输入信号）。这时它如同其它的接口电路一样，只能被动接受 CPU 的管理控制。由此 CPU 才可以对它进行工作方式的设置，以确定通道的选择、数据传送模式及类型、内存区域的首地址、地址是递增还是递减、传送的总字节数等。

2. 当 DMA 控制器一旦掌握总线控制权，它就变成了主控部件（允许主动向系统总线输出信号）,可以产生寻址存储器的地址信号以及进行数据读/写的控制信号。

如果 DMA 操作是外设到存储器的数据传输，DMA 控制器应在一个 DMA 周期内顺序发出对外设的读信号 IOR 和对存储器的写信号 MEMW；若进行的是由存储器到外设的数据传输时，它应在一个 DMA 周期内顺序发出对存储器的读信号 MEMR 和对外设的写信号 IOW。当 DMA 控制器从数据源（外设或存储器）将数据读到数据线后，会立刻在同一个 DMA 周期内把数据直接送到目标地址单元内，而不需要像经由 CPU 转发数据那样先接收再转发，大大提高了数据传输率。

3. 当完成 DMA 数据传送后，DMA 控制器将放弃总线控制权，使自己还原为受控部件，以便 CPU 读取其工作状态或对其进行新一轮的数据传输工作方式设置。

11.2　DMA 控制器 8237A 的内部编程结构及引脚功能

DMA 控制器有许多产品，INTEL 公司的 8237A 就是一款性能较强的可编程 DMA 控制器。它内部集成有四个独立的 DMA 通道，每个通道可以执行一对源设备和目标设备的 DMA

数据传输。

11.2.1　DMA 控制器 8237A 的内部编程结构

8237 集成了四个独立的 DMA 通道，可以实现四个外设与存储器的 DMA 方式数据交换。每个 DMA 通道内有模式寄存器、当前地址寄存器、初始地址（也称基地址）寄存器、当前字节寄存器、初始字节（也称基本字节）寄存器等五个程序可访问寄存器以及屏蔽位、请求位两个可设定状态触发器。另外 8237 的四个通道共用了命令寄存器、请求寄存器、状态寄存器、屏蔽寄存器等四个程序可访问寄存器。在通道 0 和通道 1 之间还有一个用于存储器与存储器之间进行 DMA 方式数据传送时中转数据的暂存寄存器。该寄存器是程序不可访问的。

为了全面了解 8237 的工作原理和引脚功能，下面结合 IBM-PC 机内 8237 及其相关外围电路进一步讨论 8237 的有关内容，图 11-2 是有关原理电路。早期的 IBM-PC 机内只有一个 8237，主要用于软、硬盘数据与内存的数据传输。在本原理电路中假设 8237 的通道 0~通道 3 分别对应接有外设 0~外设 3。

当 8237 没有受理 DMA 任务时处于受控状态，其用于控制 DMA 操作的输出引脚处于高阻态，同时总线仲裁机构输出的 DMAAEN 无效信号，使得 DMA 控制器输出端与系统总线处于隔离态，此时 CPU 可以通过系统地址总线 A_0~A_9 和数据总线 D_0~D_7 访问其内部寄存器，对其进行设置或读取状态。

当 8237 收到 DMA 请求时，在相关条件满足情况下 DMA 控制器将受理请求并向总线仲裁逻辑发 HRQ 信号，总线仲裁逻辑在 LOCK 无效的条件下先发出 DMAWAIT 信号使 CPU 处于等待态同时用 CPUAEN 信号隔离 CPU 与系统总线的联系，然后向 DMA 控制器回送 HLDA 信号并输出 DMAAEN 信号开通 DMA 控制器与系统总线的联系。此后 DMA 控制器进入主控状态。

主控状态下 DMA 控制器开始的一项主要工作是按照初始地址寄存器的设定值产生 A0~A15 的存储器起始地址。产生过程为，首先由 DB_0~DB_7 输出 A_8~A_{15} 高 8 位地址并在 ADSTB 信号作用下锁存入外部的 8D 锁存器 74LS373 内，然后由 A_0~A_7 输出低 8 位地址。由于 8237 本身最大的寻址空间为 64K，要想寻址更多的存储空间必须由外部电路和 CPU 加以配合。图 11-2 中的 74LS670 内含四个 4 位的锁存器，其作用就是在 CPU 的设置下为 8237 的四个通道提供各自的 A_{16}~A_{19} 地址信号，使得 8237 可以寻址到 1M 字节的地址空间。1M 存储空间由此可以划分为 16 个连续的 64K 存储块，每个 64K 的存储块称为一个页，A_{16}~A_{19} 的不同取值将会对应 16 个存储页中的一个，故称提供 A_{16}~A_{19} 值的 74LS670 为页面寄存器。每次 DMA 操作之前 CPU 除了设置 8237 内部寄存器外还要设置页面寄存器的值。在 DMA 数据传输过程中，页面寄存器的值保持不变。



图 11.2　8237 内部编程结构、外部引脚及系统组成

11.2.2　8237 的内部寄存器

8237 内部与编程有关的寄存器列于下表：

表 11-1　8237 的内部寄存器

寄存器名	位长	数量	说明
初始地址寄存器	16 位	4	每通道一个
初始字节寄存器	16 位	4	每通道一个
当前地址寄存器	16 位	4	每通道一个
当前字节计数器	16 位	4	每通道一个
模式寄存器	6 位	4	每通道一个
状态寄存器	8 位	1	四个通道共用
命令寄存器	8 位	1	四个通道共用
暂存寄存器	8 位	1	仅通道 0、1 使用

屏蔽寄存器	4 位	1	每位对应各通道的屏蔽位
请求寄存器	4 位	1	每位对应各通道的请求位

1．初始地址寄存器（16 位）

用于存放存储器的初始地址值，由 CPU 在初始化时写入。DMA 数据传送过程中其值不变，而且只能写不能读，每个通道都有一个。

2．当前地址寄存器（16 位）

用于记录 DMA 数据传送过程中存储器地址的变化值，其初值在 CPU 向初始地址寄存器写入时一同写入，其内容以后每进行一次 DMA 数据传送就按设置自动加 1 或减 1。在自动预置方式下，当传输结束信号 EOP 有效时会自动将初始地址寄存器的值重新置入其中，其值可读可写，每个通道都有一个。

3．初始字节计数器（16 位）

用于存放需要传送的数据字节总数（计数初值），由 CPU 在初始化时写入。DMA 数据传送过程中其值不变，而且只能写不能读，每个通道都有一个。需要注意的是，由于计数过程是在当前字节计数器从计数初值开始不断减 1 最终由 0 减为 FFFF 时结束的，所以如果欲传送的数据是 N 个，则设置的计数初值应该是 N-1。

4．当前字节计数器（16 位）

用于记录 DMA 数据传送过程中尚未传送完的字节数，其初值在 CPU 向初始字节计数器写入时一同写入，以后每进行一次 DMA 数据传送就自动减 1，当其值由 0 减为 FFFFH 时将产生 EOP 有效信号宣告 DMA 传送的结束。在自动预置方式下，当 EOP 信号有效时会自动将初始字节计数器的值重新置入其中，其值可读可写，每个通道都有一个。

5．屏蔽寄存器（4 位）

对应 4 个通道，每个通道 1 位，用于允许或禁止各通道对 DMA 请求信号 DREQ 的响应。对屏蔽位的设置有两种命令字格式。一种方式每次只能设置一个通道的屏蔽位，另一种方式一次可设置多个通道的屏蔽位。两个命令字采用不同的口地址加以区分。具体格式如下所示。

（1）　单通道屏蔽位设置命令字格式：



（2）多通道屏蔽位设置命令字格式：



6．请求寄存器（4 位）

8237 可以接受两种不同的 DMA 申请方式，一种是外设向 DREQ 引脚发有效信号的方式（称为硬件方式），一种是 CPU 通过程序向 8237 写 DMA 请求命令的方式（称为软件方式）。而软件方式就是通过向 8237 内部的请求寄存器写入“1”来触发的。8237 有一个 4 位的请求寄存器，每位服务于一个通道。程序通过向 8237 写入请求寄存器设置命令字来实现软件方式的 DMA 请求。请求寄存器设置命令字格式如下：



7．暂存寄存器（8 位，程序不可访问）

用于 DMA 控制器在存储器与存储器之间传送数据时暂存从源存储器读出的字节数据，其内容可由复位信号或总清除命令清 0。

8．模式寄存器（6 位）

用于设置各 DMA 通道的工作方式，每个通道各有一个。通过共用的 8 位工作模式控制字写入。该控制字的最低 2 位用于指定通道，高 6 位为向模式寄存器写入的内容。模式寄存器各位的作用见下面工作模式控制字高 6 位的说明。

工作模式控制字的格式：



9．命令寄存器（8 位）



10．状态寄存器

状态寄存器用于记录 8237 四个通道工作过程中哪个通道传送已结束（当前字节计数器

已达到 FFFFH 且产生了 EOP 有效信号）以及哪个通道还有未处理的 DMA 请求。



11.2.3　8237 的引脚功能

表 11.2　8237 的引脚功能描述表

符号	引脚	类型	功 能
DB0~ DB7	21~23 26~30	双向	**数据总线**：双向三态。在受控态下 CPU 用此对 8237 进行读/写。在主控态下（1）8237 用此输出存储器高 8 位地址：在 DMA 周期的前部输出当前地址寄存器的高 8 位并在地址选通信号 ADSTB 的配合下锁存入外部的高 8 位地址锁存器内。（2）在存储器→存储器传输时 8237 还用其在 DMA 周期的后部中转数据：用一个时钟周期将源数据读入 8237 内部的数据暂存器，然后在下一个时钟周期将其写入目的单元。
ADSTB	8	输出	**地址选通**：高电平有效，用于将当前地址寄存器高 8 位送入外部锁存器。
AEN	9	输出	**地址允许**：高电平有效，用于开通外部高 8 位地址锁存器输出端与系统地址总线的联系，从而与 8237 的 A7~A0 共同组成 16 位地址。
A0~A3	32~35	双向	**地址信号**：（1）受控方式下作为输入，用于接收 CPU 地址线送出的对 8237 内部寄存器选择信号。（2）主控方式下作为输出，用于产生 4 位地址信号 A0~A3。
A4~A7	37~40	输出	**地址信号**：主控方式下作为输出，用于产生 4 位地址信号 A4~A7。
MEMR	3	输出	**存储器读**：低电平有效，主控方式下 8237 用于将存储单元的数据读到数据总线上。
MEMW	4	输出	**存储器写**：低电平有效，主控方式下 8237 用于将数据总线上的数据写入存储器。
IOR	1	双向	**外设读**：低电平有效，（1）受控方式下为输入，供 CPU 用此信号读出 8237 内部寄存器的内容（2）主控方式下为输出，供 8237 用于将外设的数据读到数据总线上。
IOW	2	双向	**外设写**：低电平有效，（1）受控方式下为输入，供 CPU 用此信号向 8237 内部寄存器写入内容（2）主控方式下为输出，供 8237 用于将数据总线上的数据写入外设。

READY	6	输入	**准备就绪：**高电平有效。当存储器或外设反应速度较慢时，可向该引脚输出低电平使得 8237 在 S3 与 S4 状态之间插入等待周期。当该引脚为高电平时 8237 退出等待并完成一次读/写操作。
HRQ	10	输出	**总线请求：**高电平有效，是 8237 接受外设或软件 DMA 请求后向系统总线仲裁逻辑发出的申请掌控系统总线的信号。
HLDA	7	输入	**总线应答：**高电平有效，是系统总线仲裁逻辑在 CPU 接受 8237 总线请求并放弃对系统总线控制权后回送给 8237 的应答信号。
EOP	36	双向	**过程结束：**低电平有效。（1）作为输入时，给该引脚加以负脉冲将强制停止 DMA 数据传送过程。（2）作为输出时，是减 1 计数器由 0 减为 FFFFH 时的外部标识信号，表示一个 DMA 数据传送过程的结束。（该引脚需要外接上拉电阻）
DRQ0~DRQ3	16~19	输入	**DMA 请求：**可由程序设置为高电平或低电平有效。是 8237 内部 4 个独立 DMA 通道各自的 DMA 请求信号输入。一个有效的 DMA 请求信号必须保持到 8237 发出 DACK 有效信号。
DACK0~DACK3	14，15 24，25	输出	**DMA 应答：**可由程序设置为高电平或低电平有效，是 8237 内部 4 个独立 DMA 通道各自的 DMA 请求应答信号。复位初始态为低电平。
CLK	12	输入	**时钟输入：**是 8237 的内部工作时钟。8237A 的频率为 0~8MHZ，8237-5 的频率为 0~5MHZ，8237A-12 的频率为 0~12MHZ。
CS	11	输入	**片选信号：**低电平有效。在 CPU 与之交换数据时为有效态。

8237 的外部引脚根据当前是受控态还是主控态而又所不同。有些引脚在两种状态下都起作用且功能可能不同，有些引脚就只在一种状态下起作用。下表是各引脚分别在不同工作状态下的功能简单描述和对比。

引脚	类型	受控态	主控态
DB0~DB7	**数据总线：**双向	CPU 用此向 8237 传输数据或命令。	（1）8237 用此输出存储器高 8 位地址（2）在存储器到存储器传输时用于在 DMA 周期的后部中转数据。
A3~A0	**地址信号：**双向	8237 输入。用于接收 CPU 地址线送出的对 8237 内部寄存器选择信号。	8237 输出。 用于产生 4 位外部存储器地址信号 A3~A0。
IOR	**外设读：**双向	8237 输入，供 CPU 读出 8237 内部寄存器内容。	8237 输出。 8237 用其将外设的数据读到数据总线
IOW	**外设写：**双向	8237 输入，供 CPU 向 8237 内部寄存器写入内容	8237 输出。 8237 用其将数据总线上的数据写入外设。
HRQ	**总线请求：**输出	8237 向系统总线仲裁逻辑发出总线请求。	8237 输出。 总线释放。8237 向系统总线仲裁逻辑发出。
HLDA	**总线应答：**输入	系统总线仲裁逻回送 8237 的应答	8237 输入。 系统总线仲裁逻回送 8237 的总线控制允许
DRQ0~DRQ3	**DMA 请求：**输入	外设发给 8237 的 DMA 请求输入。	8237 输入。 外设发给 8237 的 DMA 请求输入。
DACK0~DACK3	**DMA 应答：**输出	8237 回送外设的 DMA 请求应答	8237 输出。 8237 回送外设的 DMA 请求应答。

A7~A4	**地址信号：**		8237 输出。用于产生外部存储器 4 位地址信号 A7~A4。
ADSTB	**地址选通：** 输出		8237 输出。 用于将当前地址寄存器高 8 位送入外部锁存器。
AEN	**地址允许：** 输出		8237 输出。 用于选通外部高 8 位地址锁存器
MEMR	**存储器读：**		8237 输出。用于将存储单元的数据读到数据总线上。
MEMW	**存储器写：**		8237 输出。用于将数据总线上的数据写入存储器。
READY	**准备就绪：** 输入		当存储器或外设反应速度较慢时，可向该引脚输出低电平使得 8237 在 S3 与 S4 状态之间插入等待周期。当该引脚为高电平时 8237 退出等待
EOP	**过程结束：** 双向		(1)作为输入时，给该引脚加以负脉冲将强制停止 DMA 数据传送过程。(2)作为输出时，是减 1 计数器由 0 减为 FFFFH 时的外部标识信号，表示一个 DMA 数据传送过程的结束。

11.3　模式寄存器和命令寄存器设置内容的说明

11.3.1　模式寄存器设置内容的说明

11.3.1.1　8237 工作方式

模式寄存器的 D7、D6 位用于设置工作方式，是指当某个 DMA 通道进入主控状态后，可以采用四种不同的工作方式进行 DMA 数据传送，具体的工作方式由程序设定。这四种方式为，单字节传送方式；块传送方式；请求传送方式；级连传送方式。

1．单次传送方式

这种方式下，DMA 控制器每执行一个字节的传送后就放弃总线控制权至少一个完整的总线周期，然后又检测 DREQ 引脚。若 DREQ 有效，再重新申请总线进行下一次传送。每次传送后字节计数器减 1，当前地址寄存器加 1（地址递增）或减 1（地址递减）。当字节计数器由 0 减到 FFFFH 时产生 EOP 有效信号。如果 DREQ 一直保持有效，DMA 传送也只能是每传送一次暂停一下且必须释放总线。故这种方式也称为总线窃取（Bus cycle stealing），DMA 控制器窃取一次总线控制权执行一次数据传送，然后又将总线控制权交还给 CPU。

2．块传送方式

这种方式下 DMA 控制器将占用系统总线直到一个数据块全部传送完毕。即当 DMA 控制器收到 DACK 有效信号开始掌控总线后，只有在当前字节计数器由 0 减到 FFFFH 时才释放总线并输出 EOP 有效信号，期间无论 DREQ 是否一直保持有效。

3．询问传送方式

这种方式类似块传送模式，但每传送一次数据后 DMA 控制器都要查询 DREQ 引脚状态。如果 DREQ 保持有效态，DMA 控制器继续下一次数据传送直到字节计数器减到 FFFFH。如果 DREQ 变为无效，则 DMA 控制器放弃总线控制权并保留当前地址寄存器和字节计数器的内容，在 DREQ 有效后继续先前的数据传送直到当前字节计数器由 0 减到 FFFFH。这

种方式下可以通过给 EOP 引脚外加有效信号提前结束 DMA 控制器的主控状态。

4．级联模式

此模式不是用于设置数据传送方式，而是用于设置多个 8237 通过级联构成两级 8237 结构的模式。级联的方法是将第二级 8237 的 HRQ 和 HLDA 分别接第一级的 DREQ 和 DACK。此时第一级 8237 应设置为级连模式。如果第一级 8237 的 4 个通道都级联一个二级 8237，则可以提供 4×4=16 个 DMA 通道。PC 微机中采用了两片 8237 级连，第二级 8237 的 HRQ 和 HLDA 分别接第一级 0 通道的 DREQ 和 DACK，一共构成 7 个 DMA 通道。



图 11.3　PC 机的两级 8237 级联方式结构示意图

11.3.1.2　　自动初始化方式

模式寄存器的 D4 位用于将 8237 某通道设置为自动初始化方式，这种方式是当 $\overline{EOP}$ 引脚出现有效的低电平时，初始地址寄存器和初始字节计数器内的初值会自动恢复到当前地址寄存器和当前字节计数器内，而无需再次用程序写入。

11.3.1.3　　传送类型

模式寄存器的 D3、D2 位用于设置存储器和外设间的数据传送类型。8237 控制存储器和外设之间进行 DMA 数据传送时每次只能单方向传送，要么由存储器传给外设，要么由外设传给存储器。传送类型就是通过模式寄存器中的 D3 和 D2 位来设置传送方向以及一种校验性伪传送操作。（存储器到存储器的传送类型由命令寄存器设置）。

注意：本节提到的由 DMA 控制器进行的读写都是以存储器为参照方的。如所说的读操作，是指从存储器读出然后写到外设。而写操作则是指从外设读出然后写到存储器中。

1．DMA 写：设定数据由外设读出再写入存储器，先 IOR 有效再 MEMW 有效。

2．DMA 读：设定数据由存储器读出再写到外设，先 MEMR 有效再 IOW 有效。

3．**校验：**是一种伪操作，即工作中并不进行任何数据传送，只是让当前地址寄存器自动加/减 1、当前字节计数器减 1 直到产生 EOP 有效为止。在此过程中并不产生读/写信号。其目的只是为了检验 DMA 通道工作是否正常。该操作在存储器到存储器数据传送方式下无效。

11.3.2　命令寄存器设置内容说明

11.3.2.1　　存储器与存储器的数据传送方式

命令寄存器的 D0 位是存储器与存储器数据传送方式的禁止/允许设置位。存储器与存储器数据传送方式和存储器与外设数据传送方式的工作过程有很大的不同。区别有：

（1）存储器与外设数据传送方式可以在任一个 DMA 通道与存储器之间进行，而存储器与存储器数据传送方式只能在 0 通道和 1 通道之间进行，而且只能是 0 通道寻址源数据存储区，1 通道寻址目的存储区。

（2）通过软/硬 DREQ 请求触发存储器与存储器数据传送只能针对 0 通道。

（3）存储器与外设数据传送过程中数据直接由源存储器/外设传送到目的外设/存储器。而存储器与存储器数据传送时先将 0 通道当前地址寄存器寻址的源数据字节读入 DMA 内的一个数据暂存器内，然后再转送到 1 通道当前地址寄存器寻址的目的数据区去。

（4）每传送一个字节 0 和 1 通道的当前地址寄存器加 1 或减 1，同时通道 1 的当前字节计数器减 1，且当其值减为 FFFFH 时将使状态寄存器传送结束位 D1 置 1，并产生 $\overline{\text{EOP}}$ 有效信号输出。

11.3.2.2　通道 0 的地址可变与不变

命令寄存器的 D1 位用于设置源存储区地址不变方式，本设置仅用于存储器与存储器数据传送方式下。工作过程中源存储区地址保持不变，但目的存储区地址可变。这种方式是为了将源数据区中某字节内容在目的数据区进行重复拷贝，例如将某内存区清零。

11.3.2.3　固定和循环优先级方式

命令寄存器的 D4 位用于设置优先级方式。这是为了解决一个以上的 DMA 通道同时收到 DMA 请求信号时最先响应哪个通道的问题。8237 设置了两种方式的优先级，使得优先级高的通道先得到响应。一种为固定优先级方式，这种方式下通道 0 优先级最高，通道 1 次之，通道 3 优先级最低，且保持不变。另外一种为循环可变优先级方式，这种方式下优先级不固定，每个得到响应的通道在服务结束后优先级自动降为最低，而下一个顺序通道优先级变为最高。起始最高优先级为通道 0。这种方式主要是为了避免高优先级通道的垄断性系统占用。当某个通道进入 DMA 服务过程后，无论其优先级高低都不会被其它的新请求所终止，只有当其服务结束后才可以接受另外的 DMA 请求。

注意：DMA 不可像中断方式那样嵌套。DMA 只能在一个请求完成之后再处理新的请求。

11.3.2.4　正常（读）和压缩（读）时序方式

命令寄存器的 D3 位用于设置压缩时序方式。其目的是在外设及存储器的响应速度足够高的情况下，为了实现更高的数据传输率，使得 8237 可以将每次数据传输时间最短压缩为仅含 S2 和 S4 两个时钟周期。由后面的时序图可以看到 S3 状态是用于扩展读脉冲时间的，当 8237 设置为压缩时序方式时将略去 S3 状态，使得读脉冲的宽度与写脉冲相同。另外在 A_8~A_{15} 无变化情况下一次传输过程只用 S2 状态来转换 A_0~A_7 地址，S4 状态来进行读/写，从而节省一个时钟周期。但是如果传输过程中 A_8~A_{15} 有变化则 S1 状态仍然起作用，用于 A_8~A_{15} 的刷新。压缩时序方式下当转换过程结束后 EOP 将在 S2 状态输出有效信号。压缩时

序方式不能用于存储器与存储器的数据传输。

11.3.2.5　滞后（常规）写和扩展写时序方式

命令寄存器的 D5 位用于设置滞后或扩展写方式。所谓扩展写是指产生的写有效信号为 2 个时钟周期的低电平且与正常时序下的读有效信号产生的时刻相同（见后面时序图）。而滞后写方式所产生的写有效信号为 1 个时钟周期的低电平且与压缩时序下的读有效信号产生的时刻相同。当存储器或外设反应速度较慢时可以采用扩展写方式。

11.4　8237 的软命令

所谓软命令是一种在命令写入时写入数据无关的特殊写操作，在写操作过程中惟一起作用的是 OUT 指令中的特定地址（产生 CS 和内部寄存器选择）和 IOW 有效信号。而 OUT 指令中 AL 的值无关。

1．清除高/低字节选择触发器命令　（对 8237 的 A3~A0=1100 时的写操作）

由于 CPU 与 8237 联系的数据线是 8 位的，在对 8237 内部的 16 位寄存器进行读写时，必须按高字节和低字节分别进行。8237 内部设置了一个 0、1 状态触发器，当触发器为 0 时，读写针对低字节，当触发器为 1 时，读写针对高字节。触发器在复位或清除高/低触发器命令作用下变为 0，此时只能对 16 位寄存器的低字节读写。读写完后触发器状态自动变为 1。如果继续对寄存器的高字节进行读写则完成后触发器状态又自动恢复为 0。当不清楚触发器的当前状态时，可用清除高/低触发器命令先将其清 0。

2．　总清除命令　（对 8237 的 A_3~A_0=1101 时的写操作）

本命令的作用与复位信号 RESET 的作用相同，写入该命令将会使命令、状态、请求、暂存等诸寄存器以及高/低触发器清 0，使屏蔽寄存器置位（禁止所有外部 DMA 请求），使 8237 处于受控状态。

3．　清除屏蔽寄存器命令　（对 8237 的 A_3~A_0=1110 时的写操作）

本命令的作用是将四个通道的屏蔽位清 0，以开放对外部 DMA 请求的受理。

11.5　8237 的 DMA 时序

8237 始终是处于受控态或主控态，受控态又称为空闲期，主控态又称为有效期。复位时 8237 处于空闲期，当 8237 由空闲期转换为有效期时中间还要经过一个短暂的过度期。8237 内部通过 7 种状态周期（时钟周期）来定位和同步 8237 由空闲期转换为有效期时的各引脚信号的变化。这 7 种状态周期依次表示为 SI，S0，S1，S2，S3，S4 和 SW。下面按顺序结合时序图分析这些状态下对应的引脚信号变化及工作过程。

1．空闲周期 SI

8237 的初始态或复位态为空闲周期 SI，这时 8237 处于受控状态，被动的接受 CPU 对

它的设置，但同时仍不断检测 DREQ 引脚看是否有 DMA 请求产生。

2．过度周期 S0

在 CPU 未访问 8237 期间（8237 的 CS=1），若 8237 检测到 DMA 请求 DREQ 有效，在相关条件满足前提下，8237 将向 CPU 发出总线请求信号 HRQ 并从 SI 状态进入过度期 S0 状态。在收到总线仲裁逻辑反馈的应答信号 HLDA 有效之前 8237 将保持 S0 状态。当 HLDA 信号有效后 8237 进入 S1 状态。

3．有效周期 S1~S4

当 HLDA 信号有效后 8237 进入有效周期，从而由受控态变为主控态，并逐步按顺序进行存储器与外设的数据传输。8237 先要送出存储器地址以定位某个存储单元（注意，外设固定与某个 DMA 通道联系，所以不需要寻址），然后从数据源（存储器或外设）读出数据并马上写入目标单元（外设或存储器）。在此过程中 8237 一般将经历 S1，S2，S3，S4 等四个状态，但如果存储器或外设的反应速度较慢则需要通过向 8237 的 READY 引脚发低电平，从而在 S3 与 S4 之间插入等待周期 SW。

（1）S1 状态

S1 是 8237 进入有效周期（主控状态）的第一个周期，其主要工作是提供或更新存储器的高 8 位地址并产生有效的地址选通信号 ADSTB 和地址允许信号 AEN。即 8237 将当前地址寄存器中的高 8 位内容由 DB_7~ DB_0 引脚输出并用 ADSTB 信号将其送入外部地址锁存器中，作为寻址存储单元的高 8 位地址。

由于 DMA 操作对存储器的访问都是按字节地址顺序进行的，因此在起始的高 8 位地址设定之后，如果低 8 位地址不是 FFH，在后续的数据传输过程中只会是低字节地址的变化，一直变到由 FFH 再到 0，并产生向高位地址的进位。如果起始的低 8 位地址为 0，则需要完成 256 个字节的传输才会使高 8 位的地址更改一次，所以在此期间将省去 S1 状态。这就是下面时序图中第 2 个数据字节传输过程没有的 S1 的原因。但初始地址为 XXFFH 是例外。

（2）S2 状态

S2 状态的主要工作有两个，一个是将当前地址寄存器中低 8 位的内容通过 A_7~ A_0 引脚输出，作为寻址存储单元的低 8 位地址，从而与 S1 状态时锁存在外部锁存器内的高 8 位组合成 16 位地址；另一个则是向接受服务的外设回送应答响应信号 DACK，以通知外设准备读/写数据。

（3）S3 状态

S3 状态为读操作周期，8237 将向存储器或外设发读操作有效信号 MEMR 或 IOR，从而将数据读到外设与存储器之间的数据线上。正常情况下 MEMR 或 IOR 为两个时钟周期的低电平，即从 S3 周期延续到 S4 周期。但在压缩时序方式下可以省略 S3 周期，仅用一个时钟周期 S4 完成读。这种情况用于存储器或外设反应速度较快的场合。

（4）S4 状态

S4 状态为写操作周期，8237 将向外设或存储器发写操作有效信号 MEMW 或 IOW，从而将数据线上的数据立即写到外设或存储器中。正常情况下 MEMW 或 IOW 为一个时钟周期的低电平 S4，但在扩展写方式下可以将 MEMW 或 IOW 提前一个周期，即从 S3 开始并延续到 S4 周期。这种情况用于写入的存储器或外设反应速度较慢的场合。



图 11.4　8237 传输 2 个数据的工作过程时序图

另外需要说明的是，当 8237 的 READY 引脚为无效低电平时，将在 S3 和 S4 间插入等待周期。这一点与 CPU 类似。

11.6　8237 内部寄存器及软件命令的寻址（在 $\overline{CS}$=0 条件下）

由前面的内容知道，8237 内部的可编程单元较多，而且许多都是可读可写的，尽管已经设置了 A3~A0 共四根内部单元寻址信号，但仅用这四个寻址信号还是还是不能满足需要。为此采用了以下方法来解决。（1）对于可读/可写单元在相同的 A3~A0 寻址信号下用读/写信号 IOR/IOW 加以区分；（2）对于 16 位的单元用一个高/低字节标志来区别读写的是低字

节还是高字节，0 标识低字节，1 标识高字节，该标志位在一次读/写之后自动转换状态，在不了解当前标志状态时可采用软命令将其清 0。

表 11.3　8237 内部功能单元访问寻址方式表

A3	A2	A1	A0	IOR	IOW	操　　作	通道
0	0	0	0	1	0	高/低触发器=0：写初始和当前地址寄存器低 8 位（A0~A7） 高/低触发器=1：写初始和当前地址寄存器高 8 位（A8~A15）	0 通道
0	0	0	0	0	1	高/低触发器=0：读当前地址寄存器低 8 位（A0~A7） 高/低触发器=1：读当前地址寄存器高 8 位（A8~A15）	
0	0	0	1	1	0	高/低触发器=0：写初始和当前字节计数器低 8 位 高/低触发器=1：写初始和当前字节计数器高 8 位	
0	0	0	1	0	1	高/低触发器=0：读当前字节计数器低 8 位 高/低触发器=1：读当前字节计数器高 8 位	
0	0	1	0	1	0	高/低触发器=0：写初始和当前地址寄存器低 8 位（A0~A7） 高/低触发器=1：写初始和当前地址寄存器高 8 位（A8~A15）	1 通道
0	0	1	0	0	1	高/低触发器=0：读当前地址寄存器低 8 位（A0~A7） 高/低触发器=1：读当前地址寄存器高 8 位（A8~A15）	
0	0	1	1	1	0	高/低触发器=0：写初始和当前字节计数器低 8 位 高/低触发器=1：写初始和当前字节计数器高 8 位	
0	0	1	1	0	1	高/低触发器=0：读当前字节计数器低 8 位 高/低触发器=1：读当前字节计数器高 8 位	
0	1	0	0	1	0	高/低触发器=0：写初始和当前地址寄存器低 8 位（A0~A7） 高/低触发器=1：写初始和当前地址寄存器高 8 位（A8~A15）	2 通道
0	1	0	0	0	1	高/低触发器=0：读当前地址寄存器低 8 位（A0~A7） 高/低触发器=1：读当前地址寄存器高 8 位（A8~A15）	
0	1	0	1	1	0	高/低触发器=0：写初始和当前字节计数器低 8 位 高/低触发器=1：写初始和当前字节计数器高 8 位	
0	1	0	1	0	1	高/低触发器=0：读当前字节计数器低 8 位 高/低触发器=1：读当前字节计数器高 8 位	
0	1	1	0	1	0	高/低触发器=0：写初始和当前地址寄存器低 8 位（A0~A7） 高/低触发器=1：写初始和当前地址寄存器高 8 位（A8~A15）	3 通道
0	1	1	0	0	1	高/低触发器=0：读当前地址寄存器低 8 位（A0~A7） 高/低触发器=1：读当前地址寄存器高 8 位（A8~A15）	
0	1	1	1	1	0	高/低触发器=0：写初始和当前字节计数器低 8 位 高/低触发器=1：写初始和当前字节计数器高 8 位	
0	1	1	1	0	1	高/低触发器=0：读当前字节计数器低 8 位 高/低触发器=1：读当前字节计数器高 8 位	
1	0	0	0	0	1	读状态寄存器	
1	0	0	0	1	0	写命令寄存器	

1	0	0	1	0	1	读请求寄存器	
1	0	0	1	1	0	写请求寄存器	
1	0	1	0	0	1	读命令寄存器	
1	0	1	0	1	0	写单通道屏蔽位设置命令字（软件命令）	
1	0	1	1	0	1	读模式寄存器	
1	0	1	1	1	0	写模式寄存器	
1	1	0	0	0	1	置 1 高/低字节触发器	
1	1	0	0	1	0	清 0 高/低字节触发器	
1	1	0	1	0	1	读暂存寄存器	
1	1	0	1	1	0	总清除（软件命令）	
1	1	1	0	0	1	清 0 模式寄存器、计数器	
1	1	1	0	1	0	清 0 屏蔽寄存器（软件命令）	
1	1	1	1	0	1	读所有的屏蔽位	
1	1	1	1	1	0	写所有的屏蔽位	

第 11 章　习题与思考题

1．为什么要采用 DMA 数据传输技术？

2．CPU 与 DMA 控制器（或其它主控部件）共享系统总线的原理是什么？

3．以读磁盘数据为例，总结叙述 DMA 传输方式从外设的 DMA 请求到完成 DMA 数据传输的全过程。

4．DMA 控制器的地址线为什么是双向的？什么时候 CPU 往 DMA 控制器传输地址？什么时候 DMA 控制器往地址总路线传输地址？

5．8237 每个 DMA 通道可直接寻址的最大存储空间是多大，是由什么因素决定的？在 PC 微机中是如何将每个 DMA 通道的寻址空间扩展到 1M 字节空间的？

6．对一个 DMA 控制器的初始化工作包括哪些内容？

7．8237A 有哪几种工作方式？各自用在什么场合？

8．DMA 控制器 8237A 什么时候作为主模块工作？什么时候作为从模块工作？在这两种情况下，各控制信号处于什么状态？

9．8237A 有哪几种工作方式？各自用在什么场合？

10．什么是 8237 设置的软命令，它们的特点是什么？

11．在 8237 的整个工作过程中需要经历哪些工作周期，在其 DMA 有效周期内又有哪些工作状态？

12．决定 8237 由空闲期进入过渡期以及由过渡期进入有效期的因素各是什么？